

一种连续/离散混合结构的电容数字自校准 Sigma Delta 模数转换器设计

刘 岩, 华斯亮, 王东辉, 侯朝焕
(中国科学院声学研究所, 北京 100190)

摘 要: 本文根据连续时间调制器和离散时间调制器的各自优缺点, 提出了一种新型混合调制器结构的音频 Sigma Delta 模数转换器, 电容数字自校准电路用来补偿连续时间积分器的 RC 常数, 斩波稳定技术用来降低深亚微米 CMOS 工艺下的闪烁噪声. 测试结果表明连续/离散混合结构 Sigma Delta 模数转换器的峰值信噪比达到 102dB, 芯片总体功耗为 30mW.

关键词: 连续时间; 离散时间; 斩波稳定; 自校准; Sigma Delta 模数转换器

中图分类号: TN43 **文献标识码:** A **文章编号:** 0372-2112 (2011) 05-1185-05

A Mixed CT/DT $\Sigma\Delta$ ADC with Capacitor Digital Self-Calibration for RC Spread Compensation

LIU Yan, HUA Si-liang, WANG Dong-hui, HOU Chao-huan
(*Institute of Acoustics, Chinese Academy of Sciences, Beijing 100190, China*)

Abstract: This paper provides a mixed continuous-time/discrete-time sigma delta ADC. This ADC combines the benefits of CT and DT circuits, and the self-calibration control circuits compensate for the variation of the RC product in the continuous-time integrator. Chopper stabilization can remove the flicker noise especially problematic in deep submicron MOS devices. Measurement results show that the peak SNR of this ADC reaches 102dB and the total power consumption is less than 30mW.

Key words: continuous-time; discrete-time; chopper stabilization; self-calibration; sigma delta ADC

1 引言

与奈奎斯特采样模数转换器相比, Sigma Delta 模数转换器通过过采样的方式能够以相对较低的代价获得更好的精度和更低的失真. 通常情况下, 在音频带宽内的模数转换器还多采用离散时间 Sigma Delta 调制器结构, 因为离散时间具有更好的线性度, 能够容忍较大的时钟抖动, 而且离散时间的系数更加稳定. 但是, 在离散时间调制器中, 其输入级均包含一个较大的开关采样电容, 需要额外的驱动电路完成采样电容从电压到电荷的转换, 而且, 采样电容的开关噪声可以耦合到系统中, 导致系统的整体性能下降. 与离散时间采样输入相反, 连续时间调制器将有噪声的开关电容改为固定电阻输入结构, 消除了对驱动放大器的需求, 同时没有了开关电容耦合到系统中的噪声, 改善了系统的整体性能; 离散时间调制器为了满足精度和速度的要求, 第一级积分器需要高增益带宽放大器, 以完成电荷在一个周期内从采样电容到积分电容的转移, 连续时间调制器通过 RC 或

gmC 的方式完成积分功能, 在同样精度和速度的情况下不再需要高的增益带宽放大器, 降低了功耗; 另外在 Sigma Delta 调制器的反馈通路, 离散时间调制器采用的仍是开关电容结构, 反馈电压需要额外的驱动电路, 而连续时间调制器则可以通过简单的电流源完成反馈, 从而进一步降低了调制器的功耗.

连续时间调制器的缺点是其积分器 RC 时间常数非常容易受到工艺、温度、时钟频率变化的影响. RC 时间常数的变化导致调制器噪声转移函数产生偏差, 从而降低了转换器的整体性能. 因此, 本文根据连续时间调制器和离散时间调制器各自的优缺点, 提出了一种带有电容数字自校准技术和斩波稳定技术的连续/离散混合结构的音频 Sigma Delta 模数转换器.

2 连续/离散混合结构音频 Sigma Delta 模数转换器

音频 Sigma Delta 模数转换器的调制器结构设计需要指定两个转移函数: 高通噪声转移函数 *NTF* 和低通

信号转移函数 STF. 整个模数转换器结构如图 1 所示, 连续/离散混合调制器采用四阶、单环、四比特量化、前

向馈通结构.




图1 连续/离散混合结构音频Sigma Delta模数转换器

连续/离散混合调制器通过调整反馈系数 c_1 和前向馈通系数 b_1, b_2, b_3, b_4 可以更好的控制噪声转移函数和信号转移函数;在调制器的输入端,没有前向通路连接到调制器内部,使得输入信号只进入到第一级连续时间积分器,积分系数 a_1, a_2, a_3, a_4 控制积分器输出满足在电源轨 20% 到 80% 范围内;调制器具有四条前向通路,当调制器输入变大超过过载范围(OVL)时,后续积分器饱和,但第一级积分器仍然正常工作,四阶调制器逐渐退化成一阶调制器,而一阶调制器是绝对稳定的,过载虽然降低了信噪比,但不会使调制器自激振荡,从而解决了高阶单环调制器的不稳定问题.当输入恢复正常时,一阶调制器能自动恢复为四阶,不需要额外的重启过程;只有一条反馈通路连接到连续时间积分器,用电流源做反馈,调制器不再需要反馈参考电压源和电压驱动电路.

易稳定.两种情况下,都会导致转换器带内噪声增大,信噪比下降.本文提出了一种电容数字自校准技术,通过估计数字抽取滤波器输出信号的带内噪声,自动校准第一级连续时间积分器的积分电容,直到带内噪声达到最小.

3 关键电路设计

3.1 连续时间积分器

第一级连续时间积分器采用主动 RC 电路结构,如图 2 所示.主动 RC 积分器具有结构简单、线性度好、对寄生参数不敏感等优点.连续时间积分器的反馈通路由 4 比特电流源组成,可变积分电容由八对电容并联连接,每一个电容开关通过电容数字自校准电路产生的校准字控制.4 比特反馈电流源产生 16 级反馈电流,由 4 比特量化器产生的 16 位温度计码控制.反馈电流源

数字抽取滤波器抽取和滤波调制器输出的高速数据流,衰减输入信号带宽外的噪声,并将调制器输出采样频率降到信号的奈奎斯特频率.本文设计的数字抽取滤波器采用级联结构,由积分梳状滤波器、补偿滤波器、两个半带滤波器级联而成.

在深亚微米 CMOS 工艺下,第一级连续时间积分器的 RC 时间常数非常容易受到工艺、温度、时钟频率变化的影响,RC 时间常数从两方面改变了模数转换器的性能.当 RC 时间常数变大时,带外的量化噪声将进入到信号带宽内,降低了转换器的信噪比;当 RC 时间常数变小时,噪声转换函数变得更加苛刻,从而使调制器的环路滤波变得不容




图2 第一级连续时间积分器

包括两组反馈电流,分别通过斩波开关连到差分放大器输入两端.当控制开关 Dx 为高电平时,一路反馈电流连到放大器的正向输入端,另一路连到放大器的反向输入端;当控制开关 Dx 为低电平时,反馈电流的连接关系正好相反,因此第一级积分器的共模反馈电流为 0,抑制了反馈的共模噪声.两组反馈电流采用斩波稳定技术,在斩波开关的控制下周期性替换.反馈电流和输入电流一同通过运算放大器累积到积分电容中,完成积分运算.运算放大器的输入输出端也采用斩波稳定技术的连接方式,在斩波周期内通过斩波开关完成极性的互换.运算放大器和反馈电流源的斩波周期可以等于调制器的工作周期,也可以是工作周期的二进制分频.

第一级连续时间积分器的采样电阻 R_s 、积分电容 C_i 和反馈电流 I_{dac} 可以通过积分器的反馈系数 c_1 、积分系数 a_1 和离散到连续变换计算得到,离散时间到连续时间的转换公式如下:

$$H(z) = \frac{1}{z-1} \Rightarrow H(s) = \frac{f_{clk}}{s} \quad (1)$$

f_{clk} 表示离散时间积分器的采样频率.离散时间积分器对应到连续时间积分器的计算公式如下:

$$Y(z) = \frac{a_1}{z-1} X(z) \pm \frac{c_1}{z-1} E(z) \Rightarrow \begin{cases} H_X(Z) = \frac{a_1}{z-1} \Rightarrow H_X(s) = \frac{a_1 f_{clk}}{s} \\ H_E(Z) = \frac{c_1}{z-1} \Rightarrow H_E(s) = \frac{c_1 f_{clk}}{s} \end{cases} \quad (2)$$

假设运算放大器为理想运放,第一级连续时间积分器的计算如公式(3)所示

$$\frac{V_{in} \pm Idac}{R_s} = C_i \frac{dV_{out}}{dt} \Rightarrow \begin{cases} H_X(s) = \frac{1}{sR_sC_i} \\ H_E(s) = \frac{Idac}{sC_i} \end{cases} \quad (3)$$

根据公式(2)和(3),可以得到连续时间积分器采样电阻 R_s 、积分电容 C_i 、反馈电流 I_{dac} 与积分器系数 a_1 、 c_1 、采样频率 f_{clk} 关系如下:

$$R_s = \frac{1}{a_1} \cdot \frac{1}{C_i \cdot f_{clk}}, Idac = \frac{c_1}{a_1} \cdot \frac{1}{R_s} = c_1 \cdot C_i \cdot f_{clk} \quad (4)$$

3.2 电容数字自校准

电容数字自校准算法如下:

(1)首先产生一组自校准控制字;

(2)从数字抽取滤波器的输出端计算转换器带内噪声,并与前一组带内噪声进行比较;

(3)如果当前带内噪声小于前一组带内噪声,则修改自校准控制字,使其降低连续时间积分器的积分电容;

(4)重复执行步骤(2)和步骤(3),直到当前带内噪声大于或等于前一组带内噪声,此时选择前一组自校准控制字作为最终校准控制字.

更加详细的电容数字自校准算法描述如图 3 所示:




图3 电容数字自校准算法

转换器带内噪声的计算公式如下:

$$P_Q = \frac{1}{N_s} \sum_{n=0}^{N_s-1} |cm \pm dm(n)|^2 - \left| \frac{1}{N_s} \sum_{n=0}^{N_s-1} (cm \pm dm(n)) \right|^2 \quad (5)$$

P_Q 表示转换器的带内噪声, $cm \pm dm$ 是数字抽取滤波器的输出信号, N_s 是带内噪声计算的采样点数.

电容数字自校准技术的硬件实现如图 4 所示: $M_1 \sim M_4$ 是公式 5 中等号右边的第一部分, $M_5 \sim M_8$ 是公式 5 中等号右边的第二部分, M_9 完成第一部分和第二部分的减法运算.




图4 电容数字自校准技术的硬件实现

4 版图和测试结果

本文提出的连续/离散混合结构的音频 Sigma Delta




图5 连续/离散混合结构模数转换器测试芯片

模数转换器采用 SMIC 0.18 μm 1P4M CMOS 工艺, 芯片面积为 $2 \times 2\text{mm}^2$, 整个芯片如图 5 所示, 芯片集成了连续/离散混合结构调制器、数字低通抽取滤波器和电容数字自校准电路。

图 6 是测试芯片的输出信号 FFT 频谱图, 输入信号为 3.35kHz、-3dBFS, 可以计算得到模数转换器的信噪比约为 100dB。整个芯片在输入信号带宽为 20kHz 时, 消耗功耗为 30mW, 品质因子为 2.9-pJ/step, 表 1 给出了本文设计的模数转换器芯片和当前其他文献的性能比较。图 7 是测试芯片使用斩波稳定技术和没有使用斩波稳定技术的输出噪声 FFT 频谱图, 可以看出, 使用了斩波稳定技术后, 模数转换器的低频闪烁噪声明显降低了。图 8 是测试芯片在音频信号带宽范围内, 信噪比与输入幅度之间的关系图, 当没有使用电容数字自校准技术时, 模数转换器的峰值信噪比为 96dB, 使用电容数字自校准技术后, 峰值信噪比能够达到 102dB。




图6 输出信号FFT频谱图




图7 输出噪声FFT频谱图




图8 测试芯片信噪比与输入幅度关系图

表 1 性能比较

	文献[1]	文献[2]	文献[3]	文献[4]	本文
CMOS 工艺(μm)	0.35	0.35	0.18	0.18	0.18
带宽(kHz)	20	20	20	20	20
功耗(mW)	300	68	37.3	34.7	30
峰值信噪比(dB)	110	105	95	105.9	102
动态范围(dB)	120	114	102	107.4	110

5 结论

测量结果表明在音频信号带宽范围内, 连续/离散混合结构 Sigma Delta 模数转换器可以同时满足高信噪比和低功耗的要求, 因此在面向高精度、低噪声和低功耗的音频技术应用中, 连续/离散混合结构 Sigma Delta 模数转换器具有自身无可比拟的技术优势。

参考文献

- [1] Ammisetti Prasad, Amiya Chokhawala. A 120dB 300mW stereo audio A/D converter with 110dB THD + N [J]. IEEE Journal of Solid-State Circuits, 2004, 39(14): 191 - 194.
- [2] YuQing Yang, Amiya Chokhawala. A 114-dB 68-mW chopper-stabilized stereo multi-bit audio ADC in 5.62mm² [J]. IEEE Journal of Solid-State Circuits, 2003, 38(12): 2061 - 2068.
- [3] P Morrow, et al. A 0.18um 102dB-SNR mixed CT SC audio-band ADC [J]. IEICE Tech Rep, 2005, 105(96): 35 - 38.
- [4] Jian Yi Wu, Rajaram. A 107.4dB SNR multi-bit sigma delta ADC with 1-PPM THD at -0.12dB from full scale input [J]. IEEE Journal of Solid-State Circuits, 2009, 44(11): 3060 - 3066.
- [5] 王慧, 刘正士, 汪家慰, 王勇. 测试高分辨率 ADC 有效位数的 HHT 方法 [J]. 电子学报, 2009, 37(9): 2072 - 2076.
WANG Hui, LIU Zheng-shi, WANG Jia-wei, WANG Yong. The HHT method for testing the effective numbers of bits of high-resolution analog to digital converter [J]. Acta Electronica Sinica, 2009, 37(9): 2072 - 2076. (in Chinese)
- [6] 于慧敏, 刘圆圆, 王哲. 信号的低比特位数表示: 一种新颖低比特位数的 Sigma Delta 调制器 [J]. 电子学报, 2004, 32(6): 983 - 986.
YU Hui-min, LIU Yuan-yuan, WANG Zhe. Denoting a signal with low bits: the new sigma-delta modulator with lower bits [J]. Acta Electronica Sinica, 2004, 32(6): 983 - 986. (in Chinese)

作者简介



刘 岩 男,1978 年生,中国科学院声学研究所助理研究员,主要研究方向为高速、高精度模数转换器设计.

E-mail: liuyan@mail.ioa.ac.cn



王东辉 男,1974 年生,中国科学院声学研究所研究员,主要研究方向为数字信号处理、VLSI 信号处理.



华斯亮 男,1981 年生,中国科学院声学研究所助理研究员,主要研究方向为模拟电路设计.



侯朝焕 男,1936 年生,中国科学院院士,中国科学院声学研究所研究员,主要研究方向为多媒体信号处理和 VLSI 信号处理.